dipartimento di ingegneria elettronica

30/11 – MIS – Master di Ingegneria del Suono Open Day. In presenza e on line!

Posted on by simeone

Vieni a incontrare di persona (oppure comodamente on line) il MIS-Master di Ingegneria del Suono! Il 30 novembre 2021 dalle ore 15 alle ore 17  a Ingegneria “Tor Vergata”, in Aula Convegni (QUI come raggiungerci)

Due ore per ascoltare e parlare di “Synth and Acoustical Instruments” con il guru dei sintetizzatori Enrico Cosimi, con  il Mo. Maurizio Massarelli (Conservatorio Santa Cecilia) e con il prof. Marco Re (direttore del Master, dipartimento di Ingegneria Elettronica a “Tor Vergata”). Durante l’evento verrà ovviamente presentata l’offerta formativa della prossima edizione del MIS.

L’evento è contemporaneamente trasmesso on line su Microsoft Teams:
Codice: 1zavhxv
Link diretto

Dal 2003 il Master MIS, Master in Ingegneria del Suono e dello Spettacolo, istituito presso il Dipartimento di Ingegneria Elettronica dell’Università di Roma Tor Vergata, si propone di formare profili di personale avanzato in grado di dare soluzione ai problemi che nascono nell’ambito dell’ingegneria del suono e del mondo dello spettacolo sia da un punto di vista tecnico/scientifico che artistico.

L’offerta formativa è rivolta a tutti i laureati triennali in qualsiasi disciplina e, tramite il Corso di Formazione, anche ai soli diplomati.

MIS è anche su Youtube

26/03 – Consegna (in diretta streaming) dei Premi di merito per INGEGNERIA DI INTERNET e ICT AND INTERNET ENGINEERING

Posted on by simeone

dal sito web del corso di laurea in Ingegneria di Internet

 

Conferimento dei premi di merito
(evento in diretta streaming)

Premiazione dei migliori studenti del Corso di Laurea in Ingegneria di Internet e del Corso di Laurea Magistrale in “ICT and Internet Engineering”.

Venerdì 26/03/2021 – 17.45-18.15

Con la partecipazione delle aziende che hanno offerto 30 premi da 1000€ : Essenthia, Opentech.com, Net Reply

 

File:YouTube icon.png - Wikimedia Commons https://youtu.be/Xar0Bzn-_98

Si prega di collegarsi con un paio di minuti di anticipo.

Contattare la Dott.ssa Gervasio per informazioni sull’evento:

rosanna.gervasio@uniroma2.it

 

 

Scade il 26/02 il bando per premi di merito per Ingegneria di Internet e ICT and Internet Engineering, per un totale di 30K€

Posted on by simeone

dal sito web del corso di laurea in Ingegneria di Internet

Il Dipartimento di Ingegneria Elettronica in collaborazione con Essenthia, Opentech, Net Reply, mette a disposizione 30 premi di merito per i migliori studenti e le migliori studentesse da 1000€ lordi ciascuno.

Gli studenti che intendono partecipare alla selezione per i premi di merito devono presentare domanda di partecipazione entro il 26 febbraio 2021 con le seguenti modalità:

1) Scaricare e compilare uno dei seguenti file:

candidatura-premi-merito-2020-v04.xlsx (italian version)

application-to-merit-prizes-2020-v04.xlsx (english version)

2) Allegare il file compilato in un messaggio di posta elettronica all’indirizzo premi-merito@internet.uniroma2.it, indicando nell’oggetto del messaggio il vostro nome e cognome. Non è necessario scrivere nulla nel corpo del messaggio.

3) Entro il giorno lavorativo successivo all’invio, riceverete un messaggio di conferma della ricezione.

Verranno premiati fino a SEI studenti per ciascuno dei seguenti anni accademici di prima immatricolazione (in totale fino a TRENTA premi di merito):

Corso di Laurea in Ingegneria di Internet
● 6 studenti iscritti al 1° anno nel 2019/20 (anno immatricolazione 2019/2020);
● 6 studenti iscritti al 2° anno nel 2019/20 (anno immatricolazione 2018/2019);
● 6 studenti iscritto al 3° anno nel 2019/20 (anno immatricolazione 2017/2018).

Corso di Laurea Magistrale in ICT and Internet Engineering
● 6 studenti iscritti al 1° anno nel 2019/20 (anno immatricolazione 2019/2020);
● 6 studenti iscritti al 2° anno nel 2019/20 (anno immatricolazione 2018/2019).

Consultate il BANDO per tutte le informazioni più dettagliate, pubblicato sul sito web del Corso di Studi.

 

Prerequisiti

Per partecipare alla selezione uno studente deve essere regolarmente iscritto e in regola con le tasse universitarie, avere una media (pesata con il numero di crediti) superiore a 25.700 e aver conseguito almeno:
● 27 CFU se ha completato il primo anno della Laurea (immatricolato nel 2019/20)
● 63 CFU se ha completato il secondo anno della Laurea (immatricolato nel 2018/19)
● 99 CFU se ha completato il terzo anno della Laurea (immatricolato nel 2017/18)
● 27 CFU se ha completato il primo anno della Laurea Magistrale (immatricolato nel 2019/20)
● 63 CFU se ha completato il secondo anno della Laurea Magistrale (immatricolato nel 2018/19)

Se gli esami non sono stati registrati su Delphi, indicarlo nella domanda. In caso di selezione per il premio, verrà richiesta una dichiarazione del Docente che attesti il completamento dell’esame e la relativa valutazione.

Modalità di attribuzione
La Commissione di aggiudicazione dei premi è nominata dal Consiglio di Dipartimento e composta da tre membri compreso il presidente.
Scaduti i termini di presentazione delle domande, la Commissione di aggiudicazione redigerà le graduatorie, una per ogni anno accademico di immatricolazione, rendendo poi noti i nomi e i punteggi dei vincitori.

Le graduatorie saranno pubblicate dopo il 5 marzo 2021 alla pagina del sito web del Corso di Studi http://internet.uniroma2.it/offerte-di-lavoro-e-premi-di-merito/premi-di-merito/ (versione italiana) e alla pagina http://internet.uniroma2.it/en/academic-merit-prizes/ (versione inglese).

Il punteggio di uno studente tiene conto:
● della media degli esami sostenuti
● delle lodi e
● del numero totale di crediti (CFU) conseguiti dallo studente dall’immatricolazione fino alla sessione autunnale (compresa) entro il 30 ottobre.

In particolare il punteggio P verrà calcolato nel seguente modo: P = PAVG + PCR, dove [PAVG] Media pesata dei voti degli esami (ogni esame è pesato per i relativi crediti) [PCR] Punteggio da 0 a 20 che valuta il numero di crediti conseguiti.
In particolare, sia CRMAX il massimo numero di crediti conseguiti da uno studente in graduatoria per un dato anno, sia CR è il numero di crediti dello studente, il punteggio PCR è dato da PCR = 20 * CR / CRMAX
Ogni Lode viene conteggiata come “+3 punti” sul voto di esame.
Nel caso di pari merito, per l’assegnazione del premio verrà valutata la data di nascita (viene premiato lo studente più giovane).

Per gli studenti trasferiti da altro Ateneo o corso di laurea si considera l’anno della precedente prima immatricolazione. La Commissione di aggiudicazione valuterà in modo insindacabile le modalità di inserimento in graduatoria tenendo conto delle conversioni di CFU e del riconoscimento dei voti effettuato al momento del trasferimento, in modo da non penalizzare gli studenti che si sono immatricolati in questa Università e corso di Laurea.
Nel caso in cui un numero di premi rimanga non assegnato, questi verranno banditi nuovamente nell’autunno 2021, con modalità che verranno comunicate.

RECAPITI UTILI

Oltre all’indirizzo istituzionale del Corso di Studi info@internet.uniroma2.it, si forniscono anche i seguenti recapiti:
– Coordinatore del Corso di Studi, Prof. Stefano Salsano: stefano.salsano@uniroma2.it
– Responsabile della Segreteria Didattica, Dott.ssa Rosanna Gervasio: rosanna.gervasio@uniroma2.it

La perovskite verso l’industrializzazione

Posted on by simeone

Il fotovoltaico a perovskite fa un passo verso la standardizzazione per le misure di stabilità e quindi verso l’industrializzazione

Tre ricercatori del CHOSE-Polo Solare organico della Regione Lazio, presso il Dipartimento di Ingegneria Elettronica dell’Università di Roma Tor Vergata (Prof. Aldo Di Carlo, Prof. Francesca Brunetti, Dr. Francesca De Rossi) hanno fatto parte di un team di scienziati che si è occupato di raggiungere un consenso per definire le procedure per valutare e riportare le misure di stabilità effettuate sul fotovoltaico a perovskite, la nuova tecnologia che ora è al centro della ricerca sull’energia solare. Questo lavoro è evidenziato nell’articolo appena apparso in Nature Energy (https://rdcu.be/b0DiV) e nell’ Editorial (https://www.nature.com/articles/s41560-020-0552-6 ).

Come affermato nell’editoriale “ Perovskites take steps to industrialization “: “Fino ad ora, la comunità che si occupa di studiare le celle solari a perovskite, non aveva raggiunto un accordo nell’identificare test chiave che potessero individuare le cause specifiche del mal funzionamento per le celle solari a perovskite (PSC), che sono sia la causa che la conseguenza della limitata comprensione del deterioramento dei dispositivi. “Per questo motivo questo documento, frutto della collaborazione di 59 ricercatori di particolare rilevanza aventi 51 affiliazioni differenti, è di particolare rilevanza, poiché tratta i modi con cui la stabilità delle celle solari a perovskite dovrebbe essere valutata e riportata. La comunità scientifica che si occupa di celle solari a perovskite ha iniziato il proprio dibattito ispirata dal lavoro fatto dai colleghi che su celle fotovoltaiche organiche, che nel 2011 hanno sviluppato le raccomandazioni per valutare la stabilità dei loro dispositivi (i cosiddetti protocolli ISOS). Il Prof. Eugene A. Katz, dell’Università di Ben-Gurion del Negev (BGU), attualmente Visiting Professor presso i laboratori del CHOSE-Polo Solare organico della Regione Lazio, e la Prof. Monica Lira-Cantu del Catalan Institute of Nanoscience and Nanotechnology (ICN2) hanno avviato una tavola rotonda, che ha originato questo lavoro, sulla valutazione della stabilità dei PSC in occasione 11th International Summit on Organic and Hybrid Photovoltaics Stability tenutosi in Cina nell’ottobre 2018. Gli esperti hanno integrato i protocolli esistenti con una serie di procedure di prova che tengono conto caratteristiche specifiche delle celle solari a perovskite. L’ applicazione di tali protocolli dovrebbe fungere da fase intermedia nella maturazione della tecnologia a PSC, poiché consentirà l’identificazione delle cause di degrado di tali dispositivi e fornirà le prospettive per la loro mitigazione. Questo documento è il risultato finale del progetto COST Stablenextsol di cui Lira-Cantu è stata la coordinatrice e Katz e Brunetti sono stati leader di Work package. Anche se questo articolo rappresenta un importante passo in avanti nella ricerca nel campo delle PSC, c’è ancora del lavoro da fare per standardizzare le misure di stabilità delle PSC, e questo rappresenterebbe l’ultimo passaggio per passare da un’attività di laboratorio ad una di tipo industriale.

 

Riferimento:

Mark V. Khenkin, Eugene A. Katz, et. al., Mónica Lira-Cantú. Consensus Statement for Stability Assessment and Reporting for Perovskite Photovoltaics based on ISOS Procedures. Nature Energy, 5, p. 35–49 (2020) http://dx.doi.org/10.1038/s41560-019-0529-5

 

31/01 – 7/02 Seminari per il corso Affidabilità di Sistemi Digitali

Posted on by simeone

Nell’ambito del corso di Affidabilità di Sistemi Digitali, erogato per il corso di laurea magistrale in Ingegneria Elettronica, il prof. Marco Ottavi (ottavi@ing.uniroma2.it) organizza un ciclo di seminari di cui viene di seguito fornita l’agenda e gli abstract

 

mercoledì  29 gennaio, ore 11:00 Sala Riunioni R2
Logica Programmabile in Sistemi Safety Critical – Progettazione, Sviluppo e Test
Relatore: Ing. Massimo Fiorelli – Neat S.r.l (seminario annullato)

venerdì 31 gennaio ore 11:00 Sala Riunioni R2
Reliability of Computing Systems in the Era of Autonomous Vehicles and Supercomputers
Relatore:  Prof. Paolo Rech –  Federal University of Rio Grande do Sul, Porto Alegre, RS, Brazil

venerdì 31 gennaio ore 14:00 Sala Riunioni R2
Fault Tolerant and Secure Embedded Systems
Relatore:  Dr. Luca Cassano –  Politecnico di Milano

martedì 4 febbraio ore 11:00 Sala Riunioni R2
Rad-hard standard cells for space applications
Relatore:  Dr. Cristiano Calligaro –  RedCat Devices Srl, Milano, Italy

venerdì 7 febbraio ore 14:30 Sala Riunioni R2
High-Performance Embedded Computing in Space
Relatore: Dr. Gianluca Furano – European Space Agency

mercoledì 29 gennaio, ore 11:00 Sala Riunioni R2

Logica Programmabile in Sistemi Safety Critical – Progettazione, Sviluppo e Test

Relatore: Ing. Massimo Fiorelli Head of firmware engineering Neat S.r.l

I sistemi safety critical sono in grado di gestire funzioni sempre più complesse e diventano sempre più importanti nella vita di tutti i giorni.
Trasporti (auto, treni, aerei), apparecchi medicali, Impianti industriali, centrali nucleari sono solo alcuni esempi di settori in cui un malfunzionamento di un sistema può avere conseguenze catastrofiche.

Le architetture di questi sistemi hanno caratteristiche comuni e prevedono normalmente più unità di elaborazione che cooperano per realizzare la funzione di sicurezza.
Ciascuna unità di elaborazione, e quindi i suoi sottosistemi HW ed il suo SW, deve rispettare una serie di vincoli e adottare una serie di tecniche standardizzate per garantire l’adeguato livello di integrità della sicurezza del sistema (SIL).

Molto frequente ormai è l’utilizzo di dispositivi programmabili (FPGA) per l’ implementazione di funzioni critiche che necessitano di tempi di risposta veloci o per il controllo di numerosi GPIO.
Per questo motivo le nuove normative pongono molta attenzione sul processo di sviluppo basati su linguaggi di descrizione dell’hardware (VHDL, Verilog). Questo seminario presenterà il ciclo di vita di sistemi safety critical che utilizzano device FPGA: definizione dei requisiti, progettazione, implementazione, test e validazione.

 

Note sul relatore
L’Ing. Massimo Fiorelli è a capo dell’ ingegneria del firmware di Neat. Fiorelli è esperto di architetture di sistemi embedded e real time basati su microprocessori e logiche programmabili.
Neat S.r.l. è specializzata nella progettazione di prodotti HW e SW per applicazioni critiche in ambito avionico/aerospazio, ferrotramviario e industriale.

Venerdì 31 Gennaio ore 14:00 Sala Riunioni R2 Fault Tolerant and Secure Embedded Systems

Speaker: Dr. Luca Cassano Politecnico di Milano

The ubiquitous employment of embedded systems in safety-/mission-critical systems but also in consumer products and the growing interest in autonomous systems, e.g., autonomous cars and drones, impose designers to meet specific reliability-related requirements. Moreover, the distributed supply-chain which is commonly adopted to reduce design costs and time-to- market exposes digital systems to a number of security-related threats.

This talk will introduce the research activities carried out at Politecnico di Milano to design innovative solutions in the area of fault tolerance and security of digital circuits and systems. The first half of the talk will present an adaptive Convolutional Neural Network-based fault management scheme for image processing applications. The second half of the talk will focus on solutions to detect the presence and the activation of Hardware Trojans into CPU-based systems.

Speaker’s short bio

Since September 2017, Dr. Luca Cassano is an assistant professor at the Department of Electronics, Informatics and Bioengineering of the Politecnico di Milano. He received his BSc, MSc and PhD from the University of Pisa. Before his current position, Luca visited the Dipartimento di Automatica e Informatica of the Politecnico di Torino and the Cognitive Interaction Technology – Center of Excellence (CITEC) of the University of Bielefeld, both in 2012. Then, he worked as a post-doctoral researcher at the Istituto di Scienza e Tecnologie dell’Informazione “A. Faedo”, National Research Council in Pisa, and the Department of Electronics, Informatics and Bioengineering, Politecnico di Milano, and then as an Associate Member of the Technical Staff at Maxim Integrated.

The research activity carried out by Dr. Luca Cassano focuses on the design of dependable and secure embedded systems with particular emphasis on: i) tools for Fault Simulation, Automatic Test Pattern Generation, Testability Analysis and Fault Diagnosis, ii) techniques for fault detection, tolerance and management, and iii) Hardware Security, mainly focusing on Hardware Trojans.

martedì 4 febbraio ore 11:00 Sala Riunioni R2

Rad-hard standard cells for space applications

Speaker: Dr. Cristiano Calligaro RedCat Devices Srl, Milano, Italy

Semiconductor components to be used in space applications have as a major constraint the need to be resilient against radiations.
Total Ionizing Dose (TID) and Single Event Effects (SEE) come from energetic particles interacting with silicon devices and produce both hard errors (Latch-up, degradation of oxides) and soft errors (bit flip of memory elements and transient propagation).

To mitigate such effects very tailored design techniques are adopted (Radiation Hardening by Design or simply RHBD) making leverage on standard and well consolidated silicon process (mainly CMOS).
In this tutorial the major effects on the interaction between charged prticles and silicon devices will be presented together with the most common techniques to make a mitigation according to the expected mission (low orbits, high orbits, deep space). Design techniques at circuit level (smart schematics) and at layout level (robust layouts) will be mentioned with a specific focus on digital building blocks (standard cells, embedded SRAMs) used for larger mixed signal ASICs (microcontrollers, core processors, imagers, DSPs).

In the last part of the tutorial some “real world” examples will be shown together with a list of the major Free Open Source (FOS) CAD tools available.

Speaker’s short bio
Cristiano Calligaro received the laurea degree in Electronic Engineering and the Ph.D. degree in Electronics and Information Engineering from the University of Pavia (Italy) in 1992 and 1997 respectively. After obtaining the Ph.D. degree he moved to MAPP Technology. In 2006 he established RedCat Devices srl as a start-up. During his career he has been involved in memory design (volatile and non-volatile) both for consumer application (multilevel flash memories) and space applications (rad-hard memories) and software design for SEE evaluation using free CAD tools (Open Circuit Design). His current research interest is focused on rad-hard libraries for mixed signal ASICs, stand-alone memories (SRAMs and NVMs) and testing methodologies for rad-hard components. He holds 20 patents mainly in the field of multilevel NVMs and is co- author of more than 50 papers and one book (Rad-hard Semiconductor Memories, River Publishers). He has been coordinator of RAMSES and ATENA projects inside the Italy-Israel Cooperation Programme, SkyFlash project in the European FP7 Programme and EuroSRAM4Space project in the Eureka Eurostars2 Programme. He is IEEE Senior Member and Eureka Euripides reviewer.

venerdì 7 febbraio ore 11:00 Sala Riunioni R2    Anticipato a venerdì 31 gennaio

Reliability of Computing Systems in the Era of Autonomous Vehicles and Supercomputers

Speaker: Prof. Paolo Rech
Federal University of Rio Grande do Sul, Porto Alegre, RS, Brazil

Reliability is one of the major concerns for both safety-critical and High-Performance Computing applications. A neutron impact can generate faults in computing devices, leading to application crashes, wrong results, and system hangs. Several evidences showed that neutron-induced faults have corrupted large-server operations, have caused unexpected behaviors in airplanes, lead to car accidents … and have even influenced politics results.

In the talk we will briefly cover the effects of neutron impact on computing systems and applications. Particular emphasis will be given to self-driven cars, which is the newest trend in the automotive industry. We will present the results of several experiments on object- detection frameworks for automotive applications and show that neutrons can effectively change the way a vehicle senses objects, potentially leading to accidents.

Lately, novel architectural solutions, such as heterogeneous computing and mixed-precision architectures, have been introduced to increase devices computational efficiency. We will discuss if and how we can take advantage of these novel architectural solutions to improve applications reliability without unnecessary overhead. Particular attention will be given to the reliability of Xilinx Field-Programmable Gate-Arrays (FPGA), Intel Xeon Phis, NVIDIA Graphics Processing Units (GPUs), ARM embedded devices, and AMD heterogeneous devices.

Speaker’s short bio
Paolo Rech received his master and Ph.D. degrees from Padova University, Padova, Italy, in 2006 and 2009, respectively. He was then a Post Doc at LIRMM in Montpellier, France. Since 2012 Paolo is an associate professor at UFRGS in Brazil. He is the 2019 Rosen Scholar Fellow at the Los Alamos National Laboratory and he is actively collaborating with major research centers as Jet Propulsion Laboratory and Rutherford Appleton Laboratory as well as silicon industries as NVIDIA, AMD, and ARM. His main research interests include the evaluation and mitigation of radiation-induced effects in large-scale HPC centers and in autonomous vehicles for automotive applications and space explorations.

venerdì 7 febbraio ore 14:30 Sala Riunioni R2 High-Performance Embedded Computing in Space

Speaker: Dr. Gianluca Furano European Space Agency

Future missions, such as active debris removal for cleaning up the low Earth orbit environment, will rely on novel high-performance avionics to support advanced image processing algorithms with substantial workloads. However, when designing new avionics architectures, constraints relating to the use of electronics in space present great challenges, further exacerbated by the need for significantly faster processing compared to conventional space-grade central processing units. With the long-term goal of designing high performance embedded computers for space, in this seminar, an extended study and tradeoff analysis of a diverse set of computing platforms and architectures (i.e., central processing units, multicore digital signal processors, graphics processing units, and field-programmable gate arrays, AI accelerators) will be presented.

Speaker’s short bio
Gianluca Furano, works in European Space Agency’s in Data System Division in March 2003. He is in charge for research and development activities and for supporting ESA projects and missions in the field of spacecraft data systems and the related architectures.
Among’s Gianluca interest are in ESA are on-board computers and their major components, such as microprocessors and support components, meeting very stringent requirements in terms of radiation tolerance, reliability, availability, and safety; key avionics building blocks such as platform mass memories, remote terminal units, on-board buses and data networks; on-board and space to ground data communication protocols including protocol security aspects.
Gianluca also provides support to European standardisation (CCSDS, ECSS) in areas such as telemetry, telecommand and on-board data, wireless and monitoring & control interfaces.